找软件用软件,到华军软件园!
您的位置:华军软件园>下载分类>管理软件>辅助设计>

Qiartus15

Qiartus15

Qiartus15 官方版

  • 版  本:官方版
  • 软件授权:共享软件
  • 软件大小:8622.08M
  • 软件语言:简体
  • 应用平台:win7及以上
  • 更新时间:2022-02-24
基本简介
Qiartus15

Qiartus15官方版是一款专业高效的PLD/FPGA开发工具。Qiartus15中文版采用全新的Spectra-Q引擎打造,提高了下一代可编程器件的设计效能,优化了FPGA和SoC FPGA设计过程。Qiartus15软件支持altera名为qsys系统集成工具新产品,能够帮助用户进行FPGA、CPLD以及结构化ASIC设计。

Qiartus15软件介绍

      Quartus II是Altera公司的综合性PLD/FPGA开发软件,支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLD设计流程。除了可以使用Tcl脚本完成设计流程外,提供了完善的用户图形界面设计方式。具有运行速度快,界面统一,功能集中,易学易用等特点。

Qiartus15软件功能

      Quartus II提供了完全集成且与电路结构无关的开发包环境,具有数字逻辑设计的全部特性,包括:

      1、可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述,并将其保存为设计实体文件;

      2、芯片(电路)平面布局连线编辑;

      3、LogicLock增量设计方法,用户可建立并优化系统,然后添加对原始系统的性能影响较小或无影响的后续模块;

      4、功能强大的逻辑综合工具;

      5、完备的电路功能仿真与时序逻辑仿真工具;定时/时序分析与关键路径延时分析;可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析;

      6、支持软件源文件的添加和创建,并将它们链接起来生成编程文件;

      7、使用组合编译方式可一次完成整体设计流程;

      8、自动定位编译错误;

      9、高效的期间编程与验证工具;

      10、可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件;

      11、能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。

Qiartus15软件特色

      1、FPGA设计软件的生产力验证

      时间证明生产力领先是决定FPGA平台采用的关键因素。如果您正在寻找一个证明,易于使用的软件平台,为您的下一个可编程逻辑设计,不要再看了。Altera的Quartus II软件提供了你需要用Altera PLD设计的所有东西,包括FPGA、SOCS和CPLD。它是一个完整的开发包,带有用户友好的GUI和一流的技术,帮助您将您的想法带入现实。

      2、时间证明的生产力工具

      Altera在生产力领导力方面有良好的业绩记录。多年来,Altera公司发布了大量的工具和特性来提高生产力,其中许多是业界第一。

      最近,Altera成为业内第一个宣布OpenCL的Altera SDK的行业。结合开放计算语言(OpenCL),一种开放标准并行编程语言,具有FPGA的并行性能能力,为系统加速提供了强大的解决方案。OpenCL的Altera SDK完全发布。

      OpenCL和OpenCL标志是苹果公司的商标,由KHRONOS许可使用。

      3、连续编译时间减少

      通过更快的编译时间,您可以通过每天完成多个设计迭代来提高生产率。更快的编译时间允许您有效地开发复杂的设计,利用当今FPGAs的巨大能力。

      Quartus II软件已经经历了近十年的编译时间改进,平均每年编译时间提高了20%。Altera的先进的位置和路由算法有助于缩短编译时间,使您能够快速找到基于四个成本标准的最佳结果-定时、拥塞、线长和功率最小化。

Qiartus15软件优势

      1、采用 Spectra-Q 引擎提高您的设计效能

      了解新引擎怎样减少设计迭代和编译,改变了 FPGA 设计效能的未来。

      2、背景知识

      现在可以 下载 新的背景知识,了解 Spectra-Q™ 引擎的详细信息。了解新引擎怎样在设计规划和实施的所有阶段提供了更多的控制功能和预测功能。您还将了解到 Spectra-Q 不仅缩短了编译时间,而且还减少了设计迭代的总次数,因此成功的解决了设计效能问题。

      3、更短的编译时间

      Spectra-Q 具有以下特性,编译时间和设计迭代速度提高了 8 倍,促进产品更迅速面市:

      ·利用当今的多核工作站,算法速度更快 (综合、布局、布线、时序分析,以及物理综合)

      ·渐进式流程支持设计人员重新进入编译阶段,逐步优化各个设计部分,显著缩短了设计迭代时间

      ·快速重新编译特性重新使用了综合和布局布线信息,流畅的处理小的渐进式设计修改,预综合 HDL 修改的编译速度提高了 3 倍,后适配 SignalTap® II 逻辑分析器修改的编译速度提高了4倍

      ·分布式编译支持您对设计进行划分,在服务器群的多台计算机上进行并行编译,极大的缩短了编译总时间

      4、更少的设计迭代

      Spectra-Q 引擎所含有的工具和功能减少了完成 FPGA 和 SoC 设计所需的设计迭代次数。

      ·BluePrint 平台设计者 — BluePrint 平台设计者利用 Spectra-Q 新引擎来探查器件外设体系结构,高效的分配接口。BluePrint 实时进行适配以及合法检查,防止了非法引脚分配,避免了复杂的错误消息,也不需要等待全编译,I/O 设计速度提高了 10 倍。详细了解·使用 BluePrint 平台设计者 加速您的 I/O 设计。

      ·混合布局器 — Spectra-Q 引擎还支持混合布局新特性,使用了先进的布局算法加速逻辑总体布局。混合布放器结合分析和高级退火技术,提高了结果质量,降低了种子噪声,从而加速了时序收敛。

      5、更快的设计输入

      还为硬件、软件和数字信号处理 (DSP) 设计人员提供了 Spectra-Q 引擎快速跟踪设计输入功能。通过多个设计输入方法,设计人员采用自己喜欢的设计环境,更高效的针对 FPGA 进行设计:

      ·基于 C 或者 C++ — Spectra-Q 引擎支持为高级综合提供的 A++ 新编译器,从 C 或者 C++ 语言中建立知识产权 (IP) 内核,通过快速仿真和 IP 生成功能大幅度提高了效能。

      ·基于 C (OpenCL) — 软件开发人员可以使用熟悉的基于C的设计流程和 面向 OpenCL 的 英特尔® SDK。SDK 提供软件编程模型,抽象出传统的 FPGA 硬件设计流程。

      ·基于模型 — DSP Builder 工具 支持基于模型的设计流程:您直接在 Simulink 软件中,从您的 DSP 算法中生成 HDL。

      ·基于 RTL — Quartus Prime 软件支持所有标准语言,包括 SystemVerilog 和 VHDL-2008。

Qiartus15更新日志

      1:全新界面,清爽,简单,高效

      2:性能越来越好

提取码: bjzd

华军小编推荐:

Qiartus15软件感觉是真不错的!小编为此特意测试了一下,用起来真的很赞,{recommendWords}等都是经小编测试非常好的软件,快来选一个适合您的吧!

软件截图
  • Qiartus15
Qiartus15

Qiartus15





Qiartus15

Qiartus15